Libro 
Questo libro ha l’obiettivo di studiare l’architettura degli elaboratori secondo un approccio integrato e strutturato. Ogni argomento viene trattato sviluppando metodologie le più formali possibile e modelli di costo, e, al tempo stesso, facendo riferimento alle tecnologie disponibili e a quelle previste nel breve-medio termine, eventualmente discutendo possibili evoluzioni nel lungo termine.
Il testo è suddiviso in quattro parti: Fondamenti e Strutturazione Firmware (unità di elaborazione, reti logiche, modelli di parte controllo, memorie, parallelismo, comunicazioni), Macchina Assembler e Processi (rappresentazione ed esecuzione di processi, uso e indirizzamento della memoria, spazi d’indirizzamento, macchine Risc e Cisc, cooperazione tra processi e loro supporto), Architettura Base di Elaboratori General-Purpose (interpretazione delle istruzioni, prestazioni, gerarchie di memoria, cache, ingresso-uscita), Architetture Parallele (strutturazione e valutazione delle computazioni parallele, architetture con parallelismo a livello d’istruzioni, multithreading, architetture multiprocessor a memoria condivisa e multicomputer a memoria distribuita).
Oltre che utilizzabile da professionisti e ricercatori, il testo contiene materiale per più corsi sull’architettura dei sistemi di elaborazione, e può essere utilizzato in modo del tutto modulare selezionando facilmente specifici capitoli o parti di essi. La trattazione fa ampio uso di esempi ed esercizi svolti.
Le propedeuticità necessarie sono quelle di una preparazione di base a livello universitario nei settori della matematica, della programmazione e degli algoritmi.
Rispetto alla prima edizione sono sviluppati a fondo i temi delle gerarchie di memoria, architetture ILP scalari e superscalari, in-order vs out-of-order, VLIW, multithreading, multicore, cache coherence.
Il catalogo digitale di PISA UNIVERSITY PRESS
Biografia dell'autore
Marco Vanneschi
Marco Vanneschi è professore ordinario presso il Dipartimento di Informatica dell’Università di Pisa. La sua attività scientifica e didattica riguarda l’area dell’Architettura dei Sistemi di Elaborazione studiati a tutti i vari livelli di astrazione, con particolare riguardo alla ricerca su modelli e linguaggi per elaborazione in parallelo, architetture multiprocessore sistemi distribuiti. In queste aree ha coordinato diversi progetti nazionali e internazionali, e numerose collaborazioni con industrie ed enti. È stato proponente, ed è Presidente, del Corso di Laurea Magistrale in Informatica e Networking in collaborazione con la Scuola Superiore Sant’Anna. É autore di più di 150 articoli scientifici pubblicati su riviste internazionali e su atti di conferenze internazionali, e di vari libri didattici e di ricerca.
È stato insignito dell’Onorificenza del Cherubino da parte dell’Università di Pisa.
