In questo secondo volume del testo “Architettura dei Calcolatori”, dal titolo specifico “Struttura hardware del Processore PC, del Bus, della Memoria e delle Interfacce, e Gestione dell’I/O”, viene descritta l’architettura di un calcolatore basato sul processore PC (descritto nel Volume I), utilizzando il controllore APIC, il bus PCI e il meccanismo di bus-mastering. Vengono descritte le tipiche interfacce di I/O, sia a byte che a blocchi. Vengono infine illustrate le attuali tecniche di organizzazione interna di un processore.
È stato appositamente sviluppato un pacchetto software per effettuare esercizi di I/O, disponibile al sito Internet:
http://www.ing.unipi.it/LibroCalcolatori
Le interfacce trattate vengono gestite sia a controllo di programma che attraverso il meccanismo di interruzione e, per quelle a disco, anche mediante accesso diretto alla memoria tramite il bus mastering PCI.
Il catalogo digitale di PISA UNIVERSITY PRESS
Biografia degli autori
Graziano Frosini
Graziano Frosini è stato Professore Ordinario di Calcolatori Elettronici presso la Facoltà di Ingegneria dell'Università di Pisa, ed è attualmente in pensione. Si è laureato in Ingegneria Elettronica presso l'Università di Pisa nel 1967, come allievo della Scuola Superiore di Studi Universitari e Perfezionamento “S. Anna” di Pisa. È stato ricercatore presso l'Istituto di Scienze e Tecnologie dell'Informazione del C.N.R. e docente presso il Politecnico delle Marche. Ha svolto ricerche nell'area dell’architettura dei sistemi di elaborazione e dei linguaggi di programmazione.
Giuseppe Lettieri
Giuseppe Lettieri è Ricercatore del settore ING-INF/05 presso la Facoltà di Ingegneria dell'Università di Pisa. Si è laureato in Ingegneria Informatica presso l'Università di Pisa nel 1998. Ha conseguito il titolo di Dottore di Ricerca in Ingegneria dell'Informazione nel 2002, presso la medesima Facoltà. Svolge ricerche nel campo dell’architettura dei sistemi di elaborazione e dei linguaggi di programmazione.